English
Magyar
JTAG alapú SoC buszvezérlő fejlesztése (Ericsson)
Tanszéki konzulens:
 óraadó
Szoba: IE336 |
A kiírás adatai
A téma státusza:
Korábbi (jelenleg nem aktív, de látszik)
Kiírás éve:
2014
A kiírás jellege:
önálló labor, szakdolgozat/diplomaterv A korai hardver-szoftver fejlesztési fázisban nem mindig lehetséges az FPGA konfiguráció teljes tesztelése. Megoldást jelenthet egy JTAG busz master, mellyel a komponensek vezérelhetőek. A hallgató feladata a JTAG megismerése és a master elkészítése.
Wacha Gábor, 2014. január 28. 19:24 | Legutóbb frissítve: 2014. szeptember 25. 17:35